A3R12E30DBF-8E

Zentel Japan
155-A3R12E30DBF-8E
A3R12E30DBF-8E

Fabricante:

Descripción:
DRAM DDR2 512Mb, 64Mx8, 800 at CL5, 1.8V, FBGA-60

Hoja de datos:
Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.
Más información
Conozca más sobre Zentel Japan A3R12E30DBF-8E

En existencias: 63

Existencias:
63 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
16 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Las cantidades superiores a 63 estarán sujetas a requisitos mínimos de pedido.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-
Precio ext.:
$-
Est. Tarifa:

Precio (CLP)

Cantidad Precio unitario
Precio ext.
$3.240 $3.240
$3.033 $30.330
$2.944 $73.600
$2.875 $143.750
$2.806 $280.600
$2.718 $679.500
$2.678 $1.339.000
$2.619 $2.619.000
$2.511 $6.076.620

Atributo del producto Valor de atributo Seleccionar atributo
Zentel Japan
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
8 bit
400 MHz
FPGA-60
64 M x 8
400 ps
1.7 V
1.9 V
0 C
+ 85 C
DDR2
Tray
Marca: Zentel Japan
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 2420
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 65 mA
Nombre comercial: Zentel Japan
Peso de la unidad: 159 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Hoja de datos

CNHTS:
8542329000
USHTS:
8542320028
ECCN:
EAR99

DDR2 SDRAM

Zentel DDR2 SDRAM features a double-data-rate architecture with two data transfers per clock cycle. The high-speed data transfer is realized by the 4 bits prefetch pipelined architecture. A bi-directional differential data strobe (DQS and /DQS) is transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs Differential clock inputs (CK and /CK). The DLL aligns DQ and DQS transitions with CK transitions.

Se ha producido un error inesperado.


¿Tiene alguna pregunta? Visite el Centro de ayuda.
Si tiene preguntas sobre un pedido específico, inicie sesión en su cuenta.

Si tiene más problemas, comuníquese con nosotros al 800-346-6873 o envíe un correo electrónico a help@mouser.com.